Simplifier la stabilité de fréquence pour les conceptions de convertisseurs de données et 5G haut débit

La source de fréquence constitue souvent le goulet d'étranglement caché dans les conceptions de convertisseurs de données et de radios 5G haut débit. À mesure que les débits de données augmentent et que la 5G s'étend aux bandes de fréquences supérieures, les besoins de performances deviennent considérablement plus difficiles à satisfaire. La liste des exigences ne cesse de s'allonger, souvent dans des directions incompatibles avec les objectifs de performances.

À l'instar des fondations d'un bâtiment, si la source de fréquence bouge, tout ce qui est construit dessus est compromis. L'horloge ou l'oscillateur commandé en tension (VCO) local constitue cette base, et toute instabilité à ce niveau se propage à l'ensemble du système. Aucun effort de conception, aussi minutieux soit-il, accordé à d'autres parties du système ne peut résoudre le problème.

Au cœur de chaque synthétiseur de fréquence se trouve une boucle à verrouillage de phase, ou PLL. La PLL est le mécanisme qui verrouille la fréquence de sortie sur une référence précise et la maintient à cette valeur. C'est ce qui distingue une source de fréquence stable et contrôlable d'un oscillateur sujet aux dérives.

Les applications modernes telles que les radios, les radars, les réseaux à commande de phase, les équipements de test multibandes et les infrastructures sans fil changent constamment de fréquence pour éviter les interférences, prendre en charge plusieurs canaux ou orienter les faisceaux électroniquement. Chaque fois qu'un système change de fréquence, sa PLL doit se reverrouiller. Tant que ce n'est pas fait, le signal est instable et pratiquement inutilisable. Ce délai de reverrouillage a une incidence directe sur la rapidité de réponse globale du produit.

Un convertisseur de données fonctionne en mesurant un signal entrant à intervalles précis et réguliers, souvent des millions de fois par seconde. L'horloge détermine le moment de chaque mesure. Toute incertitude de temporisation dans cette horloge, ou gigue, signifie que les mesures sont effectuées au mauvais moment, introduisant des erreurs qui se manifestent par du bruit sur la sortie. Plus le signal est rapide, plus l'effet est important.

Dans les radios 5G, le même problème se pose sous une forme différente. L'oscillateur local positionne le signal radio précisément sur la fréquence correcte. Le bruit de phase dans la source d'horloge entraîne une gigue d'échantillonnage, ce qui limite directement le rapport signal/bruit (SNR) du convertisseur et contribue à terme à des mesures au niveau du système telles que la magnitude de vecteur d'erreur (EVM).

Dans les deux cas, le résultat est le même : l'incertitude de la source de fréquence introduit des erreurs qui ne peuvent être corrigées en aval. Un convertisseur spécifié pour des performances dynamiques exceptionnelles ne peut atteindre ses valeurs cibles que si l'horloge qui le commande est d'une précision équivalente.

En pratique, le bruit de phase du synthétiseur détermine la part d'incertitude de temporisation qui s'accumule dans le signal d'horloge — exprimée en gigue RMS, une valeur unique représentant l'amplitude moyenne de ces erreurs de temporisation — et donc la part du bilan de bruit et de distorsion du convertisseur qui est consommée avant même que le signal ne soit numérisé.

Considérations de conception

Lors de la conception d'applications 5G et de convertisseurs de données à haut débit, il est important de prendre en compte les compromis susceptibles d'affecter les performances :

• Le bruit de phase détermine le niveau de bruit de fond, fixant le plafond de la plage dynamique pour une clarté de signal optimale, indépendamment de la qualité de tous les autres paramètres. Dans une radio 5G, il détermine si le schéma de modulation peut être décodé au niveau du récepteur.
• La gamme de fréquences détermine la flexibilité. Un synthétiseur qui couvre la bande cible sans multiplications ou divisions externes simplifie la conception, réduit le nombre de composants et élimine le bruit et la complexité introduits par ces étapes supplémentaires.
• Le temps de verrouillage détermine la rapidité avec laquelle le système peut changer de canal ou répondre à des conditions dynamiques, un facteur essentiel dans les applications de sauts de fréquence et d'orientation de faisceau.

Une PLL se verrouille sur une fréquence en comparant continuellement sa sortie à une référence et en effectuant les corrections appropriées. Ce processus de correction est géré par une boucle de rétroaction et, comme avec toute boucle de rétroaction, la stabilisation prend du temps, car la boucle doit détecter l'erreur, y répondre et se stabiliser avant que la sortie ne soit utilisable.

Dans les conceptions traditionnelles, la largeur de bande de la boucle qui détermine la rapidité de réponse de la PLL affecte également directement les performances de bruit de phase. Augmenter la largeur de la boucle pour un verrouillage plus rapide entraîne une aggravation du bruit de phase. Réduire la largeur de la boucle pour améliorer le bruit de phase a un impact négatif sur le temps de verrouillage. Ce compromis fondamental signifiait auparavant que les concepteurs devaient choisir ce qui était le plus important pour leur application et assumer les conséquences de ce choix.

La dernière génération de synthétiseurs fraction-N intégrés répond directement à ces compromis. Tandis que les anciennes solutions obligeaient les concepteurs à choisir entre performances de bruit de phase et niveau d'intégration, les dispositifs plus récents combinent un bruit de phase ultrafaible avec une large couverture de fréquence, des temps de verrouillage rapides et une empreinte compacte, consolidant ainsi en une seule solution ce qui nécessitait auparavant de multiples composants discrets.

Pour l'horloge des convertisseurs de données, cela signifie que le bruit de fond de la source de fréquence n'est plus le facteur limitant la plage dynamique du système. Pour les conceptions de radios 5G, cela implique qu'atteindre les valeurs cibles de magnitude de vecteur d'erreur exigeantes est un problème de source de fréquence déjà résolu, plutôt qu'un problème qu'il faut contourner.

Les systèmes RF modernes génèrent typiquement des horloges d'échantillonnage et des oscillateurs locaux avec des synthétiseurs PLL fraction-N. Bien que ces architectures permettent une résolution de fréquence extrêmement fine, la modulation du rapport de division introduit une distorsion de quantification et des parasites fractionnaires qui contribuent au profil de bruit de phase global. Le bruit provenant d'un amplificateur ou d'un filtre affecte le signal, mais le bruit provenant de la source de fréquence corrompt la référence, et une mauvaise référence compromet tous les blocs qui en dépendent.

Un oscillateur VCO intégré simplifie la conception de la carte

La synthèse de fréquences large bande consiste traditionnellement à assembler une chaîne de signaux à partir de composants discrets — VCO externe, PLL, tampons et problèmes de configuration qui en découlent. Analog Devices, Inc. (ADI) simplifie la conception des cartes grâce à des solutions qui intègrent le VCO sur puce, réduisant ainsi cette chaîne à un seul dispositif avec un étalonnage rapide pour le saut de fréquence, sans sacrifier les performances de bruit de phase et de gigue nécessaires aux conceptions de radios 5G et de convertisseurs de données à haut débit.

Le changement de fréquence n'est pas instantané. Lorsqu'une PLL reçoit l'instruction de passer à une nouvelle fréquence, elle connaît trois étapes distinctes avant que la sortie ne devienne utilisable. Dans un premier temps, elle reçoit la commande de changement. Ensuite, elle recherche en interne les paramètres appropriés pour générer la fréquence souhaitée. Cette phase de recherche est la partie la plus lente, prenant typiquement entre 100 et 250 microsecondes dans un dispositif à large bande moderne. Enfin, le système se stabilise, garantissant ainsi une sortie suffisamment propre pour être utilisée.

La gamme ADF4382 d'ADI s'attaque directement à l'étape intermédiaire la plus lente. Plutôt que d'effectuer une nouvelle recherche chaque fois qu'un changement de fréquence est demandé, pour un étalonnage rapide, elle utilise une table de correspondance intégrée avec 32 réglages pré-calculés à des points connus sur toute sa gamme de fréquences. Lorsqu'une nouvelle fréquence est demandée, elle identifie les deux points enregistrés les plus proches et les interpole pour obtenir les réglages corrects presque instantanément. Cela réduit le temps de verrouillage total à moins de 10 microsecondes et même à seulement 2 microsecondes.

Trois dispositifs sont dotés d'un VCO à deux cœurs et de 512 bandes qui se chevauchent. Ils partagent également le même facteur de mérite (−239 dBc/Hz), les mêmes performances de gigue ultrafaible et la même capacité d'étalonnage rapide. Ils se distinguent par leur couverture de fréquences :

• L'ADF4382 (Figure 1) couvre la plage de 687,5 MHz à 22 GHz en sortie, ce qui en fait le membre le plus performant de la famille de produits et le point de départ naturel pour les conceptions de radios 5G à ondes millimétriques et d'autres applications telles que les instruments de test et les radars à large bande qui doivent fonctionner à l'extrémité supérieure de la gamme de fréquences.

Figure 1 : Schéma illustrant l'architecture fonctionnelle de l'ADF4382, avec un VCO haute fréquence intégré fonctionnant de 11 GHz à 22 GHz. Un diviseur de sortie RF interne fournit des fréquences de sortie sélectionnables (÷1/2/4/8/16), tandis que des tampons de sortie RF différentiels fournissent le signal final. (Source de l'image : Analog Devices, Inc.)

• L'ADF4382A (Figure 2) est recommandé pour les horloges des convertisseurs de données hautes performances, couvrant de 2,87 GHz à 21 GHz en sortie, avec un alignement automatique de sa sortie sur le front de référence d'entrée pour plusieurs sorties. Cela permet la conception de systèmes utilisant plusieurs convertisseurs cadencés depuis la même source avec des relations de temporisation cohérentes.

Figure 2 : L'ADF4382A est optimisé pour les applications d'horloge exigeantes dans les systèmes de convertisseurs de données haut débit. (Source de l'image : Analog Devices, Inc.)

• L'ADF4383 (Figure 3) étend la couverture vers les basses fréquences par rapport à l'ADF4382, augmentant ainsi son applicabilité aux conceptions fonctionnant dans des bandes de fréquences inférieures tout en conservant l'architecture de performances complète de la famille, y compris l'étalonnage rapide et le même facteur de mérite. Il décale légèrement la plage du VCO vers le bas, de 10 GHz à 20 GHz, permettant des fréquences de sortie de seulement 625 MHz avec des diviseurs internes. Il offre des performances de bruit de phase améliorées, ce qui le rend parfaitement adapté aux systèmes exigeant des oscillateurs locaux et des horloges hyperfréquences exceptionnellement propres.

Figure 3 : L'ADF4383 étend la couverture aux bandes hyperfréquences inférieures tout en fournissant une génération d'horloge encore plus propre pour les applications RF et de convertisseurs de données hautes performances. (Source de l'image : Analog Devices, Inc.)

Les trois variantes utilisent une architecture de diviseur de sortie. Les diviseurs ADF4382 et ADF4383 prennent en charge des rapports de division de 1, 2, 4, 8 et 16. L'ADF4382A est doté de diviseurs de sortie par 2 et par 4 qui génèrent des fréquences dans deux sous-gammes spécifiques, respectivement de 5,75 GHz à 10,5 GHz et de 2,875 GHz à 5,25 GHz.

Cette architecture permet aux concepteurs de convertir la fréquence VCO fondamentale élevée de chaque composant en une fréquence d'horloge ou d'oscillateur local appropriée pour des exigences de conception spécifiques. Comme le diviseur de sortie se trouve dans la boucle de rétroaction PLL, la sortie peut être automatiquement alignée sur le front de référence d'entrée, ce qui simplifie considérablement la synchronisation multipuce.

Résoudre les problèmes matériels à l'aide de logiciels

La famille ADF4382 offre un délai référence-sortie programmable avec une résolution inférieure à une picoseconde, ce qui signifie que les relations de temporisation entre les dispositifs peuvent être ajustées par logiciel plutôt que de dépendre entièrement de la disposition précise de la carte. Ainsi, un problème matériel historiquement complexe devient un problème programmable gérable.

Lors de l'utilisation de l'étalonnage rapide, la table de correspondance doit être générée à nouveau si la température de fonctionnement dérive de plus de ±20°C par rapport à la température de création. Pour les conceptions qui combinent un fonctionnement à large plage de températures avec des changements de fréquence rapides, comme les applications automobiles ou industrielles extérieures, cela devient une simple considération relative au micrologiciel plutôt qu'une limitation fondamentale.

Pour un concepteur de produits, le processus de sélection est simple. Il suffit d'identifier la fréquence de sortie cible, de vérifier quelle variante la couvre sans nécessiter de multiplication ou de division externe, et d'effectuer la sélection en conséquence. Dans la plupart des cas, les diviseurs de sortie internes du dispositif se chargent de la conversion de la fréquence VCO fondamentale vers la fréquence d'horloge ou d'oscillateur local requise par la conception spécifique. Quelle que soit la variante adaptée à l'application, l'architecture de performances sous-jacente est la même — même facteur de mérite, même capacité d'étalonnage rapide et mêmes avantages d'intégration.

Conclusion

En réduisant le temps de commutation de fréquence, les PLL fraction-N ADF4382, ADF4382A et ADF4383 d'ADI visent à rendre les conceptions à saut de fréquence plus rapides, plus réactives et plus efficaces sans ajouter de risque de temporisation. En cas d'évolution des exigences, les conceptions peuvent facilement passer d'une variante à l'autre grâce à leur architecture commune.